Jeter des barrettes encore fonctionnelles ? Pas chez Meta. Le groupe de Menlo Park a présenté Vistara, une puce CXL 2.0 maison qui remet en circulation de la DDR4-2400 retirée de vieux serveurs pour épauler des machines neuves carburant pourtant à la DDR5-6400. L’objectif tient en une ligne : contenir la facture mémoire sans repartir au catalogue à chaque renouvellement.
L’affaire dépasse le simple bricolage de récup. Meta veut réduire le coût du matériel, limiter les risques de rupture de capacité et diminuer le nombre de serveurs sur certains usages de calcul et d’inférence. D’après les éléments présentés à l’ISCA 2026, le dispositif tourne déjà à grande échelle dans ses centres de données.
Points clés
- Vistara est un ASIC CXL 2.0 conçu par Meta pour réutiliser de la DDR4-2400 issue de serveurs mis hors service.
- Le serveur MemServer combine un AMD Turin, 768 Go de DDR5 et 256 Go de DDR4 vue comme un nœud NUMA séparé.
- Meta revendique 25 % de serveurs en moins sur l’inférence distribuée et une latence de cache réduite de 29 %.
- La mémoire CXL affiche une latence ~60 % supérieure, gérée par un placement logiciel des pages (Transparent Page Placement).
Vistara, une passerelle CXL entre DDR4 et DDR5
Le cœur du système est un ASIC maison, Vistara, compatible CXL 2.0 et relié au processeur en PCIe Gen5 x16. Il expose de la DDR4 récupérée sur des serveurs mis hors service comme une extension mémoire distincte du DRAM local. Chaque puce gère deux canaux DDR4 72 bits, avec des barrettes jusqu’à 64 Go, pour 256 Go par chip.
Dans la configuration décrite, un serveur baptisé MemServer associe un processeur AMD Turin à 158 cœurs et 316 threads, 768 Go de DDR5 et 256 Go de DDR4 raccordés via Vistara. Le système d’exploitation voit cette DDR4 comme un nœud NUMA séparé, sans CPU associé. Meta sollicite d’abord la mémoire locale, puis bascule sur la mémoire CXL quand la charge l’exige.
« Au cœur du dispositif, l’ASIC Vistara est conçu pour relier la mémoire DDR4 aux processeurs hôtes via une interface PCIe Gen5 x16 conforme CXL 2.0/1.1 », indique le papier technique de Meta.
Le calcul économique est limpide : un serveur se remplace après trois à cinq ans, là où une barrette tient sept à dix ans. Plutôt que de mettre au rebut de la RAM encore vaillante, autant la faire travailler ailleurs. AMD note d’ailleurs dans sa documentation serveur que des modules DDR4 anciens peuvent, selon les listes de compatibilité, équiper des cartes d’extension mémoire CXL sur plateformes récentes, avec des performances inférieures à la DDR5 directement attachée au processeur.
Des gains réels, mais une latence à surveiller
Le déploiement couvre l’inférence distribuée, les bases de données, le cache distribué, les traitements de données et les chaînes CI/CD. Selon les chiffres avancés, l’architecture réduit de 25 % le nombre de serveurs nécessaires à l’inférence distribuée, et abaisse la latence moyenne du cache distribué de 29 % dans certains cas.
La contrepartie est connue : la mémoire CXL n’est pas collée au processeur comme un module DDR5 local. Les premiers tests rapportés évoquent une latence supérieure d’environ 60 %. Meta compense avec une stratégie logicielle de placement des pages, Transparent Page Placement, qui réserve la mémoire locale aux données les plus sensibles et n’active l’extension CXL que lorsque le service le tolère.
Reste un poste de coût qui pèse lourd à l’ère des serveurs IA : la DRAM. En transformant le réemploi de DDR4 en brique d’architecture à part entière, Meta s’offre un amortisseur face aux tensions d’approvisionnement, et une ligne en moins sur la facture du fournisseur de RAM.
